Deall MOSFET mewn un erthygl

Ffigur 3 Gwrthiant thermol MOSFET pan fydd pwls pŵer yn cael ei gymhwyso

Mewn gwirionedd, gallwn rannu sut i ddewis MOSFET yn bedwar cam.

Y cam cyntaf: dewiswch sianel N neu sianel P

Y cam cyntaf wrth ddewis y ddyfais gywir ar gyfer eich dyluniad yw penderfynu a ddylid defnyddio MOSFET sianel N neu P-sianel. Mewn cymhwysiad pŵer nodweddiadol, pan fydd MOSFET wedi'i gysylltu â'r ddaear ac mae'r llwyth wedi'i gysylltu â'r foltedd prif gyflenwad, mae'r MOSFET yn ffurfio'r switsh ochr isel. Yn y switsh ochr isel, dylid defnyddio MOSFETs sianel N oherwydd ystyriaethau'r foltedd sydd ei angen i droi'r ddyfais i ffwrdd neu ymlaen. Pan fydd y MOSFET wedi'i gysylltu â'r bws a'i lwytho i'r ddaear, defnyddir switsh ochr uchel. Defnyddir MOSFETs sianel-P fel arfer yn y topoleg hon, sydd hefyd oherwydd ystyriaethau gyriant foltedd. I ddewis y ddyfais gywir ar gyfer eich cais, rhaid i chi benderfynu ar y foltedd sydd ei angen i yrru'r ddyfais a'r ffordd hawsaf i'w wneud yn eich dyluniad. Y cam nesaf yw pennu'r sgôr foltedd gofynnol, neu'r foltedd uchaf y gall y ddyfais ei wrthsefyll. Po uchaf yw'r sgôr foltedd, yr uchaf yw cost y ddyfais. Yn ôl profiad ymarferol, dylai'r foltedd graddedig fod yn fwy na'r foltedd prif gyflenwad neu'r foltedd bws. Bydd hyn yn darparu amddiffyniad digonol fel na fydd y MOSFET yn methu. Wrth ddewis MOSFET, mae angen pennu'r foltedd uchaf y gellir ei oddef o'r draen i'r ffynhonnell, hynny yw, yr uchafswm VDS. Mae'n bwysig gwybod y gall y foltedd uchaf y gall MOSFET wrthsefyll newidiadau gyda thymheredd. Rhaid i ddylunwyr brofi amrywiadau foltedd dros yr ystod tymheredd gweithredu cyfan. Rhaid i'r foltedd graddedig fod â digon o ymyl i gwmpasu'r ystod amrywiad hwn i sicrhau na fydd y gylched yn methu. Mae ffactorau diogelwch eraill y mae angen i beirianwyr dylunio eu hystyried yn cynnwys folteddau dros dro a achosir gan newid electroneg fel moduron neu drawsnewidyddion. Mae folteddau graddedig yn amrywio ar gyfer gwahanol gymwysiadau; yn nodweddiadol, 20V ar gyfer dyfeisiau cludadwy, 20-30V ar gyfer cyflenwadau pŵer FPGA, a 450-600V ar gyfer cymwysiadau 85-220VAC.

Cam 2: Darganfyddwch y cerrynt graddedig

Yr ail gam yw dewis gradd gyfredol y MOSFET. Yn dibynnu ar gyfluniad y gylched, dylai'r cerrynt graddedig hwn fod yr uchafswm cerrynt y gall y llwyth ei wrthsefyll o dan bob amgylchiad. Yn debyg i'r sefyllfa foltedd, rhaid i'r dylunydd sicrhau bod y MOSFET a ddewiswyd yn gallu gwrthsefyll y sgôr gyfredol hon, hyd yn oed pan fydd y system yn cynhyrchu pigau cyfredol. Y ddau gyflwr presennol a ystyrir yw modd di-dor a pigyn curiad y galon. Mewn modd dargludiad parhaus, mae'r MOSFET mewn cyflwr cyson, lle mae cerrynt yn llifo'n barhaus trwy'r ddyfais. Mae pigyn curiad y galon yn cyfeirio at ymchwydd mawr (neu gerrynt pigyn) sy'n llifo drwy'r ddyfais. Unwaith y bydd y cerrynt uchaf o dan yr amodau hyn wedi'i bennu, yn syml, mae'n fater o ddewis dyfais sy'n gallu trin y cerrynt mwyaf hwn. Ar ôl dewis y cerrynt graddedig, rhaid cyfrifo'r golled dargludiad hefyd. Mewn sefyllfaoedd gwirioneddol, nid yw MOSFET yn ddyfais ddelfrydol oherwydd mae colled ynni trydanol yn ystod y broses dargludiad, a elwir yn golled dargludiad. Mae MOSFET yn ymddwyn fel gwrthydd newidiol pan "ymlaen", sy'n cael ei bennu gan RDS(ON) y ddyfais ac yn newid yn sylweddol gyda thymheredd. Gellir cyfrifo colled pŵer y ddyfais gan Iload2 × RDS (ON). Gan fod yr ar-ymwrthedd yn newid gyda thymheredd, bydd y golled pŵer hefyd yn newid yn gymesur. Po uchaf yw'r foltedd VGS a roddir ar y MOSFET, y lleiaf fydd yr RDS(ON); i'r gwrthwyneb, po uchaf fydd yr RDS(ON). Ar gyfer y dylunydd system, dyma lle mae'r cyfaddawdau yn dod i mewn yn dibynnu ar foltedd y system. Ar gyfer dyluniadau cludadwy, mae'n haws (ac yn fwy cyffredin) defnyddio folteddau is, tra ar gyfer dyluniadau diwydiannol, gellir defnyddio folteddau uwch. Sylwch y bydd y gwrthiant RDS(ON) yn codi ychydig gyda cherrynt. Gellir dod o hyd i amrywiadau mewn paramedrau trydanol amrywiol y gwrthydd RDS (ON) yn y daflen ddata dechnegol a ddarperir gan y gwneuthurwr. Mae technoleg yn cael effaith sylweddol ar nodweddion dyfeisiau, oherwydd bod rhai technolegau'n tueddu i gynyddu RDS(ON) wrth gynyddu'r VDS uchaf. Ar gyfer technoleg o'r fath, os ydych chi'n bwriadu lleihau VDS ac RDS(ON), mae'n rhaid i chi gynyddu maint y sglodion, a thrwy hynny gynyddu maint y pecyn cyfatebol a chostau datblygu cysylltiedig. Mae yna nifer o dechnolegau yn y diwydiant sy'n ceisio rheoli'r cynnydd mewn maint sglodion, a'r pwysicaf ohonynt yw technolegau cydbwyso sianel a gwefr. Mewn technoleg ffosydd, mae ffos ddofn wedi'i hymgorffori yn y wafer, sydd fel arfer wedi'i chadw ar gyfer folteddau isel, i leihau'r RDS(ON) gwrth-ymwrthedd. Er mwyn lleihau effaith VDS uchaf ar RDS(ON), defnyddiwyd proses colofn twf epitaxial / colofn ysgythru yn ystod y broses ddatblygu. Er enghraifft, mae Fairchild Semiconductor wedi datblygu technoleg o'r enw SuperFET sy'n ychwanegu camau gweithgynhyrchu ychwanegol ar gyfer lleihau RDS(ON). Mae'r ffocws hwn ar RDS(ON) yn bwysig oherwydd wrth i foltedd dadelfennu MOSFET safonol gynyddu, mae RDS(ON) yn cynyddu'n esbonyddol ac yn arwain at gynnydd mewn maint marw. Mae'r broses SuperFET yn newid y berthynas esbonyddol rhwng RDS(ON) a maint wafferi yn berthynas llinol. Yn y modd hwn, gall dyfeisiau SuperFET gyflawni RDS(ON) isel delfrydol mewn meintiau marw bach, hyd yn oed gyda folteddau torri i lawr hyd at 600V. Y canlyniad yw y gellir lleihau maint wafferi hyd at 35%. Ar gyfer defnyddwyr terfynol, mae hyn yn golygu gostyngiad sylweddol ym maint y pecyn.

Cam Tri: Pennu Gofynion Thermol

Y cam nesaf wrth ddewis MOSFET yw cyfrifo gofynion thermol y system. Rhaid i ddylunwyr ystyried dwy senario wahanol, y senario waethaf a'r senario byd go iawn. Argymhellir defnyddio canlyniad y cyfrifiad achos gwaethaf, oherwydd mae'r canlyniad hwn yn darparu ymyl diogelwch mwy ac yn sicrhau na fydd y system yn methu. Mae yna hefyd rai data mesur sydd angen sylw ar daflen ddata MOSFET; megis yr ymwrthedd thermol rhwng cyffordd lled-ddargludyddion y ddyfais becynnu a'r amgylchedd, a'r tymheredd cyffordd uchaf. Mae tymheredd cyffordd y ddyfais yn hafal i'r tymheredd amgylchynol uchaf ynghyd â chynnyrch ymwrthedd thermol a gwasgariad pŵer (tymheredd cyffordd = tymheredd amgylchynol uchaf + [gwrthiant thermol × gwasgariad pŵer]). Yn ôl yr hafaliad hwn, gellir datrys afradu pŵer uchaf y system, sy'n hafal i I2 × RDS (ON) trwy ddiffiniad. Gan fod y dylunydd wedi pennu uchafswm y cerrynt a fydd yn mynd trwy'r ddyfais, gellir cyfrifo RDS (ON) ar wahanol dymereddau. Mae'n werth nodi, wrth ddelio â modelau thermol syml, bod yn rhaid i ddylunwyr hefyd ystyried cynhwysedd thermol y gyffordd / cas dyfais lled-ddargludyddion a'r cas / amgylchedd; mae hyn yn ei gwneud yn ofynnol nad yw'r bwrdd cylched printiedig a'r pecyn yn cynhesu ar unwaith. Mae dadansoddiad Avalanche yn golygu bod y foltedd gwrthdro ar y ddyfais lled-ddargludyddion yn fwy na'r gwerth mwyaf ac yn ffurfio maes trydan cryf i gynyddu'r cerrynt yn y ddyfais. Bydd y cerrynt hwn yn gwasgaru pŵer, yn cynyddu tymheredd y ddyfais, ac o bosibl yn niweidio'r ddyfais. Bydd cwmnïau lled-ddargludyddion yn cynnal profion eirlithriadau ar ddyfeisiau, yn cyfrifo eu foltedd eirlithriadau, neu'n profi cadernid y ddyfais. Mae dau ddull ar gyfer cyfrifo foltedd eirlithriad graddedig; mae un yn ddull ystadegol a'r llall yn gyfrifiad thermol. Defnyddir cyfrifiad thermol yn eang oherwydd ei fod yn fwy ymarferol. Mae llawer o gwmnïau wedi darparu manylion eu profi dyfais. Er enghraifft, mae Fairchild Semiconductor yn darparu "Canllawiau Avalanche Power MOSFET" (Canllawiau Avalanche Power MOSFET - gellir eu llwytho i lawr o wefan Fairchild). Yn ogystal â chyfrifiadura, mae technoleg hefyd yn cael dylanwad mawr ar effaith eirlithriadau. Er enghraifft, mae cynnydd mewn maint marw yn cynyddu ymwrthedd eirlithriadau ac yn y pen draw yn cynyddu cadernid dyfeisiau. Ar gyfer defnyddwyr terfynol, mae hyn yn golygu defnyddio pecynnau mwy yn y system.

Cam 4: Penderfynu perfformiad switsh

Y cam olaf wrth ddewis MOSFET yw pennu perfformiad newid y MOSFET. Mae yna lawer o baramedrau sy'n effeithio ar berfformiad newid, ond y rhai pwysicaf yw cynhwysedd giât / draen, giât / ffynhonnell a chynhwysedd draen / ffynhonnell. Mae'r cynwysyddion hyn yn creu colledion newid yn y ddyfais oherwydd codir tâl arnynt bob tro y byddant yn newid. Felly mae cyflymder newid y MOSFET yn cael ei leihau, ac mae effeithlonrwydd y ddyfais hefyd yn cael ei leihau. I gyfrifo cyfanswm y colledion mewn dyfais yn ystod y switsio, rhaid i'r dylunydd gyfrifo'r colledion yn ystod troi ymlaen (Eon) a'r colledion yn ystod y diffodd (Eoff). Gellir mynegi cyfanswm pŵer y switsh MOSFET gan yr hafaliad canlynol: Psw = (Eon + Eoff) × amlder newid. Y tâl giât (Qgd) sy'n cael yr effaith fwyaf ar berfformiad newid. Yn seiliedig ar bwysigrwydd perfformiad newid, mae technolegau newydd yn cael eu datblygu'n gyson i ddatrys y broblem newid hon. Mae cynyddu maint sglodion yn cynyddu tâl giât; mae hyn yn cynyddu maint y ddyfais. Er mwyn lleihau colledion newid, mae technolegau newydd megis ocsidiad gwaelod trwchus sianel wedi dod i'r amlwg, gyda'r nod o leihau tâl giât. Er enghraifft, gall y dechnoleg newydd SuperFET leihau colledion dargludiad a gwella perfformiad newid trwy leihau RDS(ON) a thâl giât (Qg). Yn y modd hwn, gall MOSFETs ymdopi â throsolion foltedd cyflym (dv/dt) a throsolion cerrynt (di/dt) yn ystod y newid, a gallant hyd yn oed weithredu'n ddibynadwy ar amleddau switsio uwch.